



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 03 月 20 日

Application Date

申 請 案 號: 092106112

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

局 長

Director General



發文日期: 西元\_\_\_\_\_年 \_\_\_\_月 <u>22</u> 日

Issue Date

發文字號:

09220396580

Serial No.



, ,	•		4.3
申請日期:		IPC分類	
申請案號:			,
(以上各欄	由本局填訂	發明專利說明書	
_	中文	控制晶片組間之匯流排及其仲裁方法	
發明名稱	英 文		
	姓 名(中文)	1. 彭盛昌	<del></del>
=	(英文)	1.	
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW	
	住居所(中文)	1. 台北縣新店市中正路533號8樓	
	住居所 (英 文)	1.	
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司	
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.	
三、	國 籍 (中英文)	1. 中華民國 TW	
申請人 (共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路533號8樓 (本地址與前向貴局申請者相同)	
	住居所 (營業所) (英 文)	1.	
	代表人 (中文)	1. 王雪紅	
	代表人(英文)	1.	
			1

四、中文發明摘要 (發明名稱:控制晶片組間之匯流排及其仲裁方法)

本發明係有關於一種控制晶片組間之匯流排及其件裁方法種類整匯流排傳輸之仲裁有一類語語片中設有第一節語片中設有第二字類語品片中設有第二字類語品片中設有第二位址資料匯流排衛有較高之優先權之位地資料匯流排擁有較高之優先權之位地資料匯流排擁有較高高場,若另一控制晶片具有較表面。

伍、(一)、本案代表圖為:第\_\_ 3\_\_ 圖

(二)、本案代表圖之元件代表符號簡單說明:

2 0

北 橋

2 2

南橋

陸、英文發明摘要 (發明名稱:)



### 四、中文發明摘要 (發明名稱:控制晶片組間之匯流排及其仲裁方法)

- 2 4 CPU
- 26 記憶體
- 38 晶片組間匯流排
- 381 下傳命令訊號線
- 383 下傳優先匯流排
- 385 上傳命令訊號線
- 387 上傳優先匯流排

陸、英文發明摘要 (發明名稱:)



,			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先
	, .,		*
			•
二、 □主張專利法第二十	五條之一第一項優	<b>憂先權</b> :	
申請案號:			
日期:			
三、主張本案係符合專利	去第二十條第一項	頁□第一款但書或	【□第二款但書規定之期間
日期:			
四、□有關微生物已寄存為	太周 外.		
寄存國家:	(C) 图 기·.		
寄存機構:			
寄存日期: 寄存號碼:			
□有關微生物已寄存 <sup>2</sup>	冷國內(本局所指	定之寄存機構):	
寄存機構:			
寄存日期: 寄存號碼:			
新行號碼: □熟習該項技術者易力	於獲得,不須寄存	•	
### ### ##############################	<del></del>	<del></del>	

#### 五、發明說明(1)

### 【技術領域】

本發明係有關於一種控制晶片組間之匯流排及其仲裁方法,尤指一種可動態調整匯流排傳輸方向之仲裁方法,其主要係於一第一控制晶片與一第二控制晶片間設有一第一位址資料匯流排及一第二位址資料匯流排,各控制晶片分別對各位址資料匯流排擁有較高之優先權,並可依各匯流排之使用狀況,動態調用另一位址資料匯流排,藉以提高控制晶片組間之傳輸效率者。

### 【先前技術】

以往,在一般電腦中其系統架構主要係以PCI 系統為主,其中央處理器係經由一主橋接器(host bridge,如北橋晶片)連接到PCI匯流排,再利用PCI匯流排連接各式PCI相容之周邊裝置的主控器(master),如圖形介面(graphic adapter)、延展匯流排橋接器(expansion bus bridge)、網路介面(LAN adapter)與小型電腦系統主匯流排介面(SCSI host bus adapter)等等。

近年來,資訊產業與半導體製程不斷的蓬勃發展,使人們可以把愈來愈多周邊裝置的主控器整合於一控制晶片(如南橋晶片)中。由於南橋晶片所控制的周邊裝置繁多,相對其與北橋晶片或CPU 需要做資料傳輸的機會也較多。在舊有PCI 系統架構下,南橋晶片必需與其他周邊裝置共同分享PCI 匯流排的頻寬,常常會造成資料傳輸的延遲,使整體效能大打折扣。





#### 五、發明說明(2)

目前已有部分解決方案,如我國發明專利公告第468 [2 號 「控制晶片組之間匯流排之仲裁方法」,如第 1 圖所示,其CPU 1 4 透過北橋晶片 1 0 連接到記憶體 1 6、AGP 匯流排以及南橋晶片 1 2 ,而南橋晶片 1 2 則可透過PCI 匯流排及ISA 匯流排等連接各式周邊裝置。

其中,北橋晶片10與南橋晶片12間設有一控制晶片組間匯流排18。該控制晶片組間匯流排18主要包含有:一組8條雙向訊號線之位址資料匯流排(AD bus)186與一條雙向位元致能訊號線185;由南橋12所驅動的上傳命令(up link command)訊號線187、上傳觸發(up link strobe)訊號線189;還有由北橋10所驅動的下傳命令(down link command)訊號線181、下傳觸發(down link strobe)訊號線183。





#### 五、發明說明 (3)

### 【發明內容】

本發明之主要目的,在於提供一種控制晶片組間之匯





#### 五、發明說明(4)

流排,其主要係於控制晶片組間設有二位址資料匯流排,可確保各控制晶片可即時利用一匯流排對另一控制晶片傳輸資料者。

本發明之次要目的,在於提供一種控制晶片組間之匯 流排,其二位址資料匯流排皆為雙向共用匯流排,可靈活 調度運用,有效利用其傳輸之頻寬者。

本發明之又一目的,在於提供一.種控制晶片組間之匯流排,各控制晶片分別對其中一匯流排擁有較高之優先權,可避免單一控制晶片長時間佔用所有位址資料匯流排者

本發明之又一目的,在於提供一種控制晶片組間匯流排之仲裁方法,其主要係令各控制晶片各對其中一位址資料匯流排擁有較高之優先權,當一控制晶片對匯流排之需求較大時,可發出匯流排要求訊號,若另一控制晶片不需使用匯流排,則可調用另一位址資料匯流排,藉以加快傳輸速率者。

本發明之又一目的,在於提供一種控制晶片組間匯流排之仲裁方法,當一控制晶片擁有較高優先權之位址資料匯流排被佔用時,只要發出匯流排要求訊號,即可取回該位址資料匯流排之使用權,藉以確保各控制晶片皆可即時使用匯流排傳輸資料者。

為了達成上述之目的,本發明提供一種控制晶片組間之匯流排,該控制晶片組包含有一第一控制晶片及一第二控制晶片,藉由一晶片組間之匯流排互相傳送資料,其中





#### 五、發明說明 (5)

該匯流排主要係包含有:一第一位址資料匯流排,主要做為第一控制晶片到第二控制晶片之位址與資料傳輸之用;及一第二位址資料匯流排,主要做為第二控制晶片到第一控制晶片之位址與資料傳輸之用,可確保各控制晶片皆可即時使用匯流排傳輸資料者。

## 【實施方式】

茲為使 貴審查委員對本發明之特徵、結構及所達成之功效有進一步之瞭解與認識,謹佐以較佳之實施圖例及配合詳細之說明,說明如後:

首先,請參閱第2圖,係本發明一較佳實施例之電路方塊圖。如圖所示,在本發明中CPU24 係透過一第一控





#### 五、發明說明 (6)

制晶片(北橋晶片)20連接圖形加速埠(accelerated graphic port; AGP)、記憶體26及第二控制晶片(南橋晶片)22,而南橋晶片22則可通過PCI匯流排、ISA匯流排等連接其他周邊裝置。

其中,北橋晶片20和南橋晶片22間設有一控制晶片28种南橋晶片28有一下傳統排28有一下傳統排28有一下傳統排28時歲出到南橋發出到南橋發出,可訊線285种區流排285种區流排285种區流排287中區流排28時間,近海衛發出到衛衛與其位上橋發出,可用上灣區域上橋發出,可用於發出,可用於發出,一方資料便隨流排287中歲,故不會有一方資料便應流排之的情形發生。





#### 五、發明說明 (7)

求狀況而動態調整各位址資料匯流排之資料傳輸方向,藉以將匯流排之傳輸頻寬做最大程度之利用。

在本實施例中,由於下傳優先匯流排383與上傳優 先匯流排387都是雙向共用匯流排,故需有一良好的仲 裁機制才能加以有效利用。本發明之仲裁方法首先設定北 橋晶片20對下傳優先匯流排383擁有較高之優先權, 而南橋晶片22則對上傳優先匯流排287擁有較高之優 先權。在一般的狀況下, 北橋20利用下傳優先匯流排3 8 3 對 南 僑 2 2 傳 輸 資 料 , 而 南 僑 2 2 則 透 過 上 傳 優 先 匯 流排387向北橋20傳輸資料。當北橋20對匯流排之 需 求 量 很 高 而 使 下 傳 優 先 匯 流 排 3 8 3 處 於 忙 碌 的 狀 態 時 , 可 透 過 下 傳 命 令 訊 號 線 3 8 1 對 南 橋 2 2 發 出 匯 流 排 要 求訊號。若南橋22此時正在使用或必須使用匯流排,則 仍由南橋22繼續使用上傳優先匯流排387;若南橋2 2 此時不需使用匯流排,則可於一轉換週期(turn-around cycle) 後 將 上 傳 優 先 匯 流 排 3 8 7 交 由 北 橋 2 0 使 用 , 藉 以舒解下傳優先匯流排383之忙碌狀態,並有效利用匯 流排之頻寬。

又,當上傳優先匯流排387被北橋20佔用時,若南橋22需使用匯流排,可透過上傳命令訊號線385向北橋20發出一匯流排要求訊號。此時,北橋20必須立即或在完成其目前在上傳優先匯流排387上執行之匯流排命令後,交出上傳優先匯流排387之控制權,並於一轉換週期後交由南橋22使用,以防止資料傳輸延誤的情





#### 五、發明說明 (8)

形發生。

反之,當南橋22對匯流排之需求較高,而使上傳優先匯流排387處於忙碌的狀態時,可透過上傳命令訊號線385對北橋20發出匯流排要求訊號。若北橋20此時正在使用或必須使用匯流排,則仍由北橋20繼續使用下傳優先匯流排383;若北橋20此時不需使用匯流排,則可於一轉換週期(turn-around cycle)後將下傳優先匯流排383交由南橋22使用,藉以舒解上傳優先匯流排387之忙碌狀態,並有效利用匯流排之頻寬。

當下傳優先匯流排383被南橋22佔用時,若北橋20需使用匯流排,可透過下傳命令訊號線381向南橋22發出一匯流排要求訊號。此時,南橋22必須立即或在完成其目前在下傳優先匯流排383上執行之匯流排命令後,交出下傳優先匯流排383之控制權,並於一轉換週期後交由北橋20使用,以防止資料傳輸延誤的情形發生。

如此,利用本發明之匯流排架構及其仲裁方法,可使控制晶片組中的各控制晶片都能有效利用晶片組間之匯流排,可動態調整各位址資料匯流排之傳輸方向,將其傳輸頻寬做最大的利用,並可確保各控制晶片皆可隨時使用匯流排,而不會因一控制晶片長時間佔用匯流排,造成另一控制晶片資料傳遞上的延誤。

綜上所述,當知本發明係有關於一種控制晶片組間之 匯流排及其仲裁方法,尤指一種可動態調整匯流排傳輸方





#### 五、發明說明 (9)

惟以上所述者,僅為本發明之一較佳實施例而已,並 非用來限定本發明實施之範圍,即凡依本發明申請專利範 圍所述之形狀、構造、特徵、精神及方法所為之均等變化 與修飾,均應包括於本發明之申請專利範圍內。

### 圖號簡單說明:

1	0		北 橋	1	2		南	橋					
1	4		CPU	1	6		記	憶	贈				
1	8		晶片組間匯流排	1	8	1.	下	傳	命	令	訊	號	線
1	8	3	下傳觸發訊號線	1	8	5	位	元	致	能	訊	號	線
1	8	6	位址資料匯流排	1	8	7	上	傳	命	令	訊	號	線
1	8	9	上傳觸發訊號線										
2	0		北 橋	2	2		南	橋					
2	4		CPU	2	6		記	憶	體				
2	8		<b>显片细問雁流排</b>	2	8	1	下	俥	命	会	訊	號	媳





### 五、發明說明 (10)

283 下傳位址資料匯流排

285 上傳命令訊號線

287 上傳位址資料匯流排

38 晶片組間匯流排 381 下傳命令訊號線

383 下傳優先匯流排 385 上傳命令訊號線

387 上傳優先匯流排



### 圖式簡單說明

第1圖:係習用控制晶片組間匯流排之示意圖;

第2圖:係本發明一較佳實施例之電路方塊圖;及

第3圖:係本發明另一實施例之電路方塊圖。



- 一種控制晶片組間之匯流排,該控制晶片組包含有一第一控制晶片及一第二控制晶片,藉由一晶片組間之匯流排互相傳送資料,其中該匯流排主要係包含有:一第一位址資料匯流排,主要做為第一控制晶片到第二控制晶片之位址與資料傳輸之用;及
  - 一第二位址資料匯流排,主要做為第二控制晶片到第一控制晶片之位址與資料傳輸之用。
- 2 · 如申請專利範圍第1項所述之控制晶片組間匯流排, 其中該第一位址資料匯流排係為一共用雙向匯流排。
- 3 ·如申請專利範圍第2項所述之控制晶片組間匯流排, 尚包含有一第一命令訊號線,該第一控制晶片可透過 該第一命令訊號線向第二控制晶片發出一匯流排要求 訊號者。
- 4 · 如申請專利範圍第2項所述之控制晶片組間匯流排, 其中該第一控制晶片係對該第一位址資料匯流排擁有 較高之優先權者。
- 5 · 如申請專利範圍第1項所述之控制晶片組間匯流排, 其中該第二位址資料匯流排係為一共用雙向匯流排。
- 6 · 如申請專利範圍第 5 項所述之控制晶片組間匯流排, 尚包含有一第二命令訊號線,該第二控制晶片可透過 該第二命令訊號線向第一控制晶片發出一匯流排要求 訊號者。
- 7 · 如申請專利範圍第 5 項所述之控制晶片組間匯流排, 其中該第二控制晶片係對該第二位址資料匯流排擁有



較高之優先權者。

- 8 · 如申請專利範圍第1項所述之控制晶片組間匯流排, 其中該第一控制晶片係為一北橋晶片,而該第二控制 晶片係為一南橋晶片者。
- 9·如申請專利範圍第1項所述之控制晶片組間匯流排, 其中該第一控制晶片係為一南橋晶片,而該第二控制 晶片係為一北橋晶片者。
- 10·一種控制晶片組間匯流排之仲裁方法,其系統包含有一第一控制晶片、一第二控制晶片、一第一位址資料 匯流排及一第二位址資料匯流排,其仲裁方法主要係 包含有下列步驟:
  - 第一控制晶片利用第一位址資料匯流排向第二控制晶片傳輸位址及資料;
  - 當第一控制晶片需使用第二位址資料匯流排時,該第一控制晶片發出一匯流排要求訊號;
  - 若第二控制晶片正在使用第二位址資料匯流排,則由 第二控制晶片繼續使用該第二位址資料匯流排;及 若第二控制晶片不需使用第二位址資料匯流排,則於 一轉換週期後由該第一控制晶片使用該第二位址資 料匯流排。
- 11·如申請專利範圍第10項所述之仲裁方法,尚可包含有下列步驟:
  - 當第一控制晶片使用第二位址資料匯流排時,若第二控制晶片需使用該第二位址資料匯流排,則由該第



二控制晶片發出一匯流排要求訊號;

該第一控制晶片停止使用第二位址資料匯流排;及於一轉換週期後由該第二控制晶片使用該第二位址資料匯流排。

- 12·如申請專利範圍第10項所述之仲裁方法,其中該第一 控制晶片係為一北橋晶片,而該第二控制晶片係為一 南橋晶片者。
- 13·如申請專利範圍第10項所述之仲裁方法,其中該第一控制晶片係為一南橋晶片,而該第二控制晶片係為一 北橋晶片者。
- 14. 一種控制晶片組間匯流排之仲裁方法,其系統包含有一第一控制晶片、一第二控制晶片、一第一位址資料 匯流排及一第二位址資料匯流排,其仲裁方法主要係 包含有下列步驟:
  - 第二控制晶片利用第二位址資料匯流排向第一控制晶片傳輸位址及資料;
  - 當第二控制晶片需使用第一位址資料匯流排時,該第二控制晶片發出一匯流排要求訊號;
  - 若第一控制晶片正在使用第一位址資料匯流排,則由 第一控制晶片繼續使用該第一位址資料匯流排;及 若第一控制晶片不需使用第一位址資料匯流排,則於 一轉換週期後由該第二控制晶片使用該第一位址資 料匯流排。
- 15·如申請專利範圍第14項所述之仲裁方法,尚可包含有




下列步驟:


當第二控制晶片使用第一位址資料匯流排時,若第一控制晶片需使用該第一位址資料匯流排,則由該第一控制晶片發出一匯流排要求訊號;


該第二控制晶片停止使用第一位址資料匯流排;及於一轉換週期後由該第一控制晶片使用該第一位址資料匯流排。

- 16·如申請專利範圍第14項所述之仲裁方法,其中該第一控制晶片係為一北橋晶片,而該第二控制晶片係為一南橋晶片者。
- 17·如申請專利範圍第14項所述之仲裁方法,其中該第一控制晶片係為一南橋晶片,而該第二控制晶片係為一 北橋晶片者。











第1圖 (習用技術)



第2圖



第3圖